Вебинар: «Как использовать режим SCATTER/GATHER в IP блоке AXI-DMA в проектах для SoC Zynq-7000 от Xilinx?» + ВИДЕО

Приглашаем всех заинтересованных инженеров на технический вебинар по Xilinx. На вебинаре вы подробно ознакомитесь с аспектами использования IP блока AXI Direct Memory Access в многоканальном режиме. Узнаете о важных особенностях использования режима SCTATTER/GATHER IP блока AXI-DMA, который обеспечивает корректную передачу данных в многоканальном режиме. В рамках вебинара будет показан конкретный пример реализации IP блока AXI DMA, обеспечивающего одновременную передачу данных в поток и в сегментированную память, и при этом работающего независимо от процессорной системы. Данный пример реализован на системе на кристалле Zynq-7020 (отладочная плата Zed-board). 

Если у вас есть вопросы по теме вебинара и вы хотите услышать ответы на них в рамках вебинара , то пришлите их нам, пожалуйста, заранее по адресу fpga@macrogroup.ru. Возможно, ответы на эти вопросы будут интересны всем участникам.

Вебинар состоится 19 апреля в 15:00. Повторение вебинара –  21 апреля в 11:00. Время московское.
Докладчик: Константин Захаров, инженер по применению Xilinx.

Участие в вебинаре бесплатно по предварительной записи

Компания «Макро Групп» является официальным дистрибьютором Xilinx в России. 

Любые вопросы по продукции Xilinx присылайте нам по адресу fpga@macrogroup.ru. 
Или задайте по телефону 8 (800) 333-06-05 доб. 267.

По вопросам, связанным с участием в вебинаре, пишите, пожалуйста, нам по адресу marketing@macrogroup.ru.