Курсы обучения работе со средствами проектирования Xilinx в «Политехе»
Компания «Макро Групп» совместно с Санкт-Петербургским политехническим университетом Петра Великого приглашает инженеров-разработчиков пройти обучение на краткосрочных курсах по программам:
- «Основы архитектуры FPGA и средств проектирования Xilinx»
- «Язык описания Verilog HDL (синтез и моделирование в пакете Vivado, Xilinx)»
Материалы курсов
- Слайды лекций на русском языке.
- Описания лабораторных работ с пошаговыми инструкциями на русском языке.
- Все материалы передаются слушателям в печатном виде.
Оборудование
- Лабораторные работы выполняются индивидуально на платах Basys3 или Nexys4 DDR.
Требования к слушателям:
- Базовые знания по цифровой схемотехнике.
- Слушатели курса «Язык описания Verilog HDL» должны иметь опыт работы с пакетом Vivado либо пройти курс «Основы архитектуры FPGA и средств проектирования Xilinx».
Длительность обучения:
- «Основы архитектуры FPGA и средств проектирования Xilinx» – 2 дня
- «Язык описания Verilog HDL (синтез и моделирование в пакете Vivado, Xilinx)» – 3 дня
Подробные описания курсов вы найдёте по ссылкам выше.
Обучение в группах по 4-10 человек. Стоимость обучения – 12 тыс. руб.(в том числе НДС) в день за человека. Для групповых заявок предусмотрены скидки.
Дата начала занятий определяется по мере формирования групп.
В случае заинтересованности в обучении на данных курсах оставьте заявку, указав название курса и желательные даты проведения занятий.
Компания «Макро Групп» является официальным дистрибьютором Xilinx в России. Любые вопросы по обучению, а также по продукции Xilinx пишите нам через форму «Задать вопрос» или позвоните по телефону 8 (800) 333-06-05 доб. 233.
