Реализация протокола JEDEC JESD204B/C на ПЛИС Xilinx. Вебинар
Вебинар окончен.
Видеозапись вебинара.
Проектируете систему высокоскоростного аналогового ввода-вывода? Разрабатываете SDR или ФАР? Вам будут интересны решения на базе стандартов JEDEC JESD204B и JESD204C.
Стандарты семейства JESD204 разработаны для сопряжения быстродействующих АЦП и ЦАП другими устройствами, например ПЛИС, с использованием минимального количества линий ввода-вывода. Меньшее число линий связи упрощает проектирование топологии печатной платы и позволяет уменьшить форм-фактор, не влияя на уровень технических характеристик устройства. Преодоление ограничений на габариты и стоимость систем важно в таких областях применения, как инфраструктура сетей беспроводной связи, программно-определяемые радиосистемы, портативные измерительные приборы, медицинские приборы ультразвуковой диагностики, радиолокационные системы и защищенная связь.
Посетите вебинар, посвящённый реализации протокола семейства JESD204 в устройствах на ПЛИС Xilinx.
На вебинаре вы узнаете
- где взять необходимую информацию и документацию
- какие устройства поддерживают стандарт JESD204
- чем различаются версии стандартов
- какие IP-ядра и демонстрационные проекты для ПЛИС и СнК Xilinx существуют и где их взять
- как имплементировать IP-ядра в ПЛИС и СнК Xilinx и выполнить симуляцию
На вебинаре вы получите ссылки на отладочные наборы, платы и FMC-модули различных производителей.
Вебинар предназначен для инженеров, использующих в своей работе высокоскоростные АЦП и ЦАПы или планирующих начать работать с подобной элементной базой.
Ведущий вебинара – инженер по применению Xilinx Владимир Викулин.
Вебинар состоится 26 июня в 10:00. Повтор вебинара – 27 июня в 14:00. Время московское.
Участие в вебинаре бесплатное, по предварительной регистрации.
Компания «Макро Групп» является официальным дистрибьютором Xilinx в России.
